您的当前位置:腾博会娱乐 > 控制部件 >

解决CPU异常的功臣_系统控制协处理器的全定制设

发布时间:2019-03-29 10:21

如果您正在寻找相关产品或有其他任何问题,可随时拨打公司服务热线,或点击下方按钮与我们在线交流!

  IPS体系结构中的系统控制协处理器简称CP0,专门提供指令正常执行所需的环境,进行异常/中断处理、高速缓存填充、虚实地址转换、操作模式转换等操作。单从硬件的角度而言,系统控制协处理器对指令集的作用就相当于操作系统对应用程序的作用一样。

  CPU运行过程中常常需要中断正常执行的指令流程,跳转去执行某段特殊的指令段,接着再恢复原来的指令序列。MIPS体系结构中称这样的过程为异常(Exception)。所有的异常都采用统一的机制处理。

  1.异常检测:CPU需要及时检测出哪个部件发生了什么异常;一般而言,异常检测由各个模块进行,如加法溢出由加法器在运算过程中产生,并在相应的流水段被系统控制协处理器CP0读入。因此这部分功能不属于CP0的设计范围。

  2.异常处理:CPU按照优先级选择哪个异常被处理,并进行必要的上下文切换(Context Switch),为进入异常服务子程序做准备,保证与该种异常对应的服务程序被执行,并且能够从中断处完全恢复原来的指令执行现场。

  与传统的异常/中断处理机制相比,在MIPS 4Kc体系结构下的异常处理需要特别考虑3个因素。

  本设计采用五段流水线设计,即每条指令的执行一般都经过IF(取指)、DE(指令译码)、EX(指令执行)、MEM(访问存储器)和WB(数据写回R.F.)五个步骤。因为指令动作被分割,所以异常源也被分割到各个流水线段。例如:加法溢出异常只能在EX被检测到。

  精确异常处理是指在发生异常时,仅仅对发生异常的指令或其后面的指令进行异常处理;而其前面的指令要保证能够正常结束。所谓“精确”,是指受到异常处理影响的只有产生异常条件的那条指令,所有在此之前的指令在异常被处理前都将被执行完成。异常处理结束后仍将从发生异常的指令开始继续执行。

  对于多进程操作系统,至少要区分两种进程:有特权的操作系统“核心”进程和一般程序的“用户”进程。当CPU检测到异常发生时,指令执行的正常顺序会被暂停,处理器进入核心模式。当异常服务子程序执行完后,CPU从断点中恢复现场,继续执行原指令序列。

  根据上述分析可以确定,硬件异常处理流水线寄存器;保存发生异常的指令地址,或当异常指令在延迟槽时,保存引起延迟槽的跳转指令地址;选择异常服务子程序的入口地址。CP0寄存器记录了CPU当前的状态,因此,对CP0寄存器的写就是对CPU状态的改变,需要进行严格的控制。而且对寄存器的写是影响关键路径的主要因素。因此本文主要论述对CP0寄存器写操作的设计。

  每个寄存器或寄存器某些位的写操作都是由一个或一组异常事件是否发生而决定的。为此每一个流水段产生并被接收的异常都将被编码,称为异常编码,并在段与段之间进行传递,直到MEM段。在MEM段,异常编码被用于产生对CP0寄存器的写使能信号,需要进行复杂的解码使MEM段变长,这成为提高整个CPU速度的瓶颈。为了减少这个瓶颈,可增加专门用于产生写使能信号的逻辑。每一级流水线产生的异常直接产生写使能,并经过简单的优先级比较,不管它是由哪个异常类型产生的,均产生1位的写使能信号。那么,在MEM段就可以避免复杂的解码,直接产生对相关CP0寄存器的写使能信号。这一方案采用了以空间换时间的方法:纵向的执行时间减少了,而横向则需要增加写使能判别逻辑。增加逻辑功能意味着需要占用更多的芯片面积,考虑到CP0模块处于整个CPU的边缘,而且全定制物理设计可以大大缩减芯片面积,因此该方案具有可行性。

  芯片里,器件(晶体管)本身对时延的贡献已越来越小,主要延迟在于连线功能的特殊性,它和存储管理单元 MMU、指令计数单元PC都有很多连线,这些连线很可能处于全芯片的关键路径上;而且由于CP0逻辑比较复杂,按照标准单元法自动布局布线生成的模块自身面积就很大,某些连线内部就要走很多弯路,可能造成很大的延时。所以决定采用全定制方法设计CP0的数据通路,以方便控制连线的走向和布局。控制通路与数据通路的划分

  数字电路系统的正常运作过程中存在数据流(包括一般意义上的数据、指令和地址)和控制流。而数据流和控制流是相对独立的:数据流实现的逻辑相对简单,但有很多位数据并行;而控制流的逻辑较复杂,绝大多数是1位或几位的控制信号。因此,控制通路一般不采用全定制设计;而数据通路的全定制设计就具有高性能、低功耗、低成本的优势。

  协助TLB进行虚实地址转换是CP0的主要功能之一。TLB属于系统的特权资源,只有CP0有权对其进行访问,因此CP0与TLB之间的连线较多,数据交换的时延也比较关键。同时,PC模块与CP0的数据交换也非常重要。因此,CP0单元在版图上最好同时靠近TLB和PC模块。本设计将CP0中与TLB相关的逻辑与寄存器独立为CP0T,放在MMU与PC模块之间;CP0的其余部分归为CP0E,放在PC下部,也就是整块芯片的最下端。如下图所示。

  点击右方佳嵌图标,可以看所有课程。我们将《嵌入式工程师-系列课程》分成两大阶段:第一阶段:《计算机体系结构》课程&n

  蓝碧石开发出配备蓝碧石独有的16位CPU内核的通用微控制器“ML62Q1300/1500/1700系列”

  由于微控制器是控制外围元器件的器件,通过微控制器的定期故障诊断,可尽早发现外围元器件的故障并规避风险....

  在兼容性方面,Stadia云游戏平台可以在任何带有屏幕的设备上运行,其在正式发布后将支持PC、电视、....

  现在的电脑配件一天一个价,今天三千多买的9900K可能明天就掉到2999了。想升级电脑就要花更多的钱....

  本文档的主要内容详细介绍的是微型计算机的发展、构成和数的表示方法详细资料说明包括了:1 微型计算机发....

  本编程手册介绍了如何对STM32F101xx、STM32F102xx和STM32F103xx微控制器....

  请问MPU6050怎么通过中断将STM32F103从睡眠或者停止模式唤醒?

  我想用MPU6050通过中断将STM32F103从睡眠或者停止模式唤醒,然后CPU再去读欧拉角,不知如何操作,与MPU6050的哪些寄...

  嗨,有人知道ADCIMVR(28的PG4)的数据表中的CalcTime(等式9)的计算是如何工作的吗?数据表说明,CalcTimes相当于...

  现代 CPU 大多具有性能监控单元(Performance Monitoring Unit, PMU....

  内存是计算机的主存储器。内存为进程开辟出进程空间,让进程在其中保存数据。我将从内存的物理特性出发,深....

  PLC由CPU、电源、输入电路、输出电路、存储器和通信接口电路几大部分组成如图所示.

  随着芯片规模的增大和复杂度的上升,片内信号的观测和控制更加困难,对芯片的测试及调试的难度也在不断上升....

  NVIDIA RTX服务器包括全面优化的软件堆栈,可用于Optix RTX渲染、游戏、VR和AR、以....

  正常运行采集功能:发电机正常发电运行时,轴电流采集装置内部继电器K(或接触器)动触头处于右侧常闭节点....

  数字信号处理(Digital Signal Processing,简称DSP)是一门涉及许多学科而又....

  据消息,IDC的一份新报告预测,包括传统PC和平板电脑在内的全球个人计算设备(PCD)市场今年将出现....

  近期华为创始人任正非频繁接受了外媒的采访,阐明了华为的立场以及对美国的态度。

  bdiwind通过对基于PowerPC6xx/7xx/82xx的目标进行cop调试,增强了Torna....

  本文档的详细介绍的是DSP的四个设计报告及课程设计指南资料免费下载主要内容包括了:DSP设计报告(实....

  本文档的主要内容详细介绍的是FPGA视频教程之怎样开始一个简单的FPGA设计。

  近日,AMD数据中心高级副总裁Forrest Norrod近日在Rice Oil and Gas H....

  ARM体系结构从最初开发到现在有了很大的改进,并仍在完善和发展。为了清楚的表达每个ARM应用实例所使....

  iFace302采用了中控科技新的ZMM220-128M核心板,ZKFinger10.0指纹面部混合....

  求助,情况如下:手头有两批相同硬件的板子 在掉电外接电池的情况下,一个后备寄存器掉电可以保存,另一个却不可以 CPU的I...

  原本品牌厂、ODM 厂以及市场共识认为 CPU 缺货情况第二季将能纾解,不过目前已经在第一季尾声,将....

  兆芯技术团队对x86 CPU的设计研发技术已经实现了消化吸收和再创新,拥有了自身的技术积累。兆芯国产....

  本文档的主要内容详细介绍的是ACER 4738G笔记本的电路原理图合集免费下载。

  本文档的主要内容详细介绍的是电脑主板故障诊断卡代码对照表的详细资料免费下载。

  Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式

  你好 我目前正在开发Zynq系统。 我想在开发SDK或Plan Ahead时测量硬件使用(CPU)。 任何回复将不胜感激 谢谢。 ...

  如Mifare1卡(即M1卡),由非易失性存储器和硬件加密逻辑组成,通过校验密码的方式来保护卡内的数....

  什么是基础呢?就是要把我们大学所学的离散数学,算法与数据结构,操作系统,计算机体系结构,编译原理等课....

  一般来说,PLC是极其可靠的设备,出故障率很低。PLC的CPU等硬件损坏或软件运行出错的概率几乎为零....

  Intel和AMD已经对着干几十年了,两家经典的CPU实在太多了,其实在不同年代有不同的经典产品,太....

  运行成功后,PSOC 3第一触摸套件的样例项目我想写我自己的第一个项目。我从LED闪光灯项目开始的文件“我的前五个设计”。...

  电脑组装过程中很多细节十分重要,比如为CPU涂抹硅脂,看似十分简单,但是错误的涂抹散热硅脂,可能会对....

  新标准Compute Express Link1.0发布:新型高速CPU内存互连技术

  阿里巴巴,思科,戴尔EMC,Facebook,谷歌,HPE,华为,英特尔公司和微软合作推出新的Com....

  即便英特尔(Intel)已表示,2019年下半新建的14纳米厂房将能提供足够支应市场需求的产能,但X....

  麒麟950有四颗Cortex-A53核心和四颗Cortex-A72核心,最高主频达到2.3GHz,图....

  WEINVIEW 新一代嵌入式工业人机界面有 MT8000 和 MT6000 系列。通过采用不同的 ....

  自从1971年 Intel诞生了第一个微处理器——4004开始,微处理器得到了飞速的发展,在这短短的....

  本单片机系统设计的目的是应用单片机控制技术,以8051单片机为核心控制庆丰热电公司的800立方米的水....

  相信很多DIY爱好者,在组装电脑时只注重CPU、显卡,往往忽视电源,其实电源作为电脑的给各个部件提供....

  从外边看,主机就是一个扁扁方方的铁盒子,但很多朋友确没有真正了解过它内部到底是什么样子的,越是看不着....

  嗨, 我只想知道有一个字符串类型可以帮助标记我的模拟过程。 我的意思是如果我在模拟CPU,是否有状态变量(字符串类型)会...

  硬盘是主要的电脑存储媒介,硬盘相当于计算机的仓库,操作系统、安装的软件,还有文档、资料等等,都是以数....

  movax,8 mov ds,ax mov [0],ax 8086cpu是16位的。...

  想用PWM调节CPU的核心电压,请问有谁知道图里的R3,R4,R5和C1的计算方法? ...

  因为与RAM的连线很复杂 现在想能不能与RAM的连线 乱序连接 这样存的时候是乱序 读取的时候也是乱序 不就抵消...

  对于硬件工程师,I²C再熟悉不过了,两根线,一根数据SDA一根时钟SCL。当时在使用avr CPU设....

  当下的人工智能发展到了哪一步?未来又会怎样发展?本文作者对过去几年的 AI 发展进行了梳理总结,并对....

  2018年年初,中兴事件发生,敲响我国核心科技的警钟。一时间,一场关于国产化芯片的讨论就此展开。多位....

  据北京君正2018年半年报显示,去年公司产品在物联网和智能视频等领域的销售收入持续增长,上半年实现营....

  本文档的详细介绍的是51单片机的中断系统详细资料总结。主要内容包括了:1 中断的概念,2 中断系统结....

  SK 海力士日前宣布将斥资 120 兆韩元(约 1,070 亿美元)兴建 4 座晶圆厂,针对既有的 ....

  本文档详细介绍的是西门子S7-300的系统特性详细资料合集免费下载主要内容包括了:1 SIMATIC....

  3月6日早间消息,据外媒报道,美国伍斯特理工学院研究人员在英特尔处理器中发现一个高危漏洞名为Spoi....

  本文档的主要内容详细介绍的是MCS-51单片机的硬件结构详细资料分析主要内容包括了:1 MCS-51....

  可编程逻辑控制器,简称PLC,是一种工业控制微型计算机。它的编程方便、操作简单尤其是高通用性等优点,....

  TMS320VC5501(5501)定点数字信号处理器(DSP)基于TMS320C55xDSP生成CPU处理器内核。 C55xDSP架构通过增加并行性和全面关注降低功耗来实现高性能和低功耗。 CPU支持内部总线结构,该结构由一个程序总线,三个数据读总线,两个数据写总线以及专用于外设和DMA活动的附加总线组成。这些总线能够在一个周期内执行最多三次数据读取和两次数据写入。并行,DMA控制器可以独立于CPU活动执行数据传输。 C55xCPU提供两个乘法累加(MAC)单元,每个单元能够进行17位×17位乘法运算。单循环。额外的16位ALU支持中央40位算术/逻辑单元(ALU)。 ALU的使用受指令集控制,提供优化并行活动和功耗的能力。这些资源在C55x CPU的地址单元(AU)和数据单元(DU)中进行管理。 C55x DSP代支持可变字节宽度指令集,以提高代码密度。指令单元(IU)从内部或外部存储器执行32位程序提取,并为程序单元(PU)排队指令。程序单元解码指令,将任务指向AU和DU资源,并管理完全受保护的管道。预测分支功能可避免执行条件指令时的管道刷新。 5501外设...

相关产品

更多相关文章:

腾博会娱乐_腾博会官网版权所有      
    

腾博会娱乐_腾博会官网版权所有